print | export

Publication number: JP1112592 C3

ţ

Publication country: JAPAN

Publication type:

GRANTED PATENT

Publication date:

19820916

Application number: JP19790045640

Application date:

19790413

Priority:

JP19790045640 19790413;

International class8: H04R7/00 20060101 I C; H04R7/02 20060101 I A; C01B35/00 20060101 I C; C01B35/02 20060101 I A; C23C14/06 20060101 I C; C23C14/06 20060101 | A; C23C16/00 20060101 | C; C23C16/01 20060101 | A; C23C16/22 20060101 | C ; C23C16/22 20060101 | A ; G11B3/00 20060101 |

C; G11B3/50 20060101 IA;

European class:

C23C16/01;

Cited by:

JP2744854 B2; US5495444 A;

⑫ 公 開 特 許 公 報 (A) 平1-112592

@Int_Cl_4

識別記号

广内整理番号

43公開 平成1年(1989)5月1日

G 11 C 11/34

371 H - 8522 - 5B

審査請求 未請求 発明の数 1 (全4頁)

半導体記憶装置 の発明の名称

> ②特 願 昭62-269655

23出 願 昭62(1987)10月26日

ケ 70発 明 者 白

強

大阪府門真市大字門真1006番地 松下電器産業株式会社内 大阪府門真市大字門真1006番地

松下電器産業株式会社内

79発 明 者 松 赤 明者 嶋 ⑫発 松

範 寛 順 子

敏男

大阪府門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人

松下電器産業株式会社

澤

大阪府門真市大字門真1006番地

個代 理 人 弁理士 中尾 外1名

明

1、発明の名称

半導体記憶装置

- 2、特許請求の範囲
 - (1) 第1のメモリセルアレイのワード線を選択的 **に駆動する第1のロウデコーダーと、第2のメモ** リセルアレイのワード線を選択的に駆動する第2 のロウデコーダーと、入力端子より順次入力され る入力データーを処理単位ずつ一時的に保持し、 前記第1,第2のセルアレイに転送ゲートを介し て接続される入力データーレジスターと、前記第 1 , 第2のメモリセルアレイの読み出しデーター を処理単位ずつ一時的に保持する出力データーレ ジスターと、前記第1のロウデコーダーに対する アドレスデーターを保持するペースアドレスレジ スターと、記前第2のロウデコーダーに対し前記 ベースアドレスレジスターのデーターに対して加 **減算処理した結果を出力するアドレス演算回路と**

をペースレジスターに格納する特許請求の範囲第 1項に記載の半導体記憶装置。

- (3) 内部に設けたアドレスカウンター回路のカウ ンター出力をペースレジスターに格納する特許請 求の範囲第1項に記載の半導体記憶装置。
- (4) アドレス演算回路はペースレジスターの内容 と、外部端子から直接入力されるデーターとの間 で加減算処理する特許請求の範囲第1項に記載の 半導体記憶装置。
- (5) アドレス演算回路はペースレジスターの内容 と、内部に設けられた相対アドレスレジスターに 格納されたデーターとの間で加減算処理する特許 請求の範囲第1項に記載の半導体記憶装置。
- 3、発明の詳細な説明

産業上の利用分野

本発明は半導体記憶装置に関し、特に高速のデ ーター入出力機能が必要とされる分野に適合する 半導体記憶装置に関する。

従来の技術

従来、グラフィックディスプレイ用フレームバ

2公を備えてなる半導体記憶装置。

外部のアドレス端子に印加したアドレス信号

ッファ,あるいはVTR,テレビ等の映像用フレームパッファメモリとして高速データー入出力機能を有するメモリが実用化されている。これら、高速データー入出力機能を有するメモリの一般的構成を第2図を用いて説明する。

考えられるが、例えば1本のワード線に対応して記憶された。分類Aに属するデーターと分類Bに属するデーターと分類Aに属するデーターはワード線WL1から、分類Bに属するデーターはワード線WL2から合成された1つのシリアルデーターとして出力したがある。又、種類、4種類に増え、それぞれを異なるワード線から合成して出力したい場合もる。

問題点を解決するための手段

本発明は以上の問題点について鑑みなされたものであり、複数のメモリセルアレイと、それぞれのセルアレイに対して設けられたロウデコーダーと、それぞれのロウデコーダーに対して設けられたアドレス生成部とを有し、それぞれのアドレス生成部は他のアドレス生成部によって生成されたデーターに対して演算処理した結果を対応するロウデコーダーに対して出力する様にするものである。

モリセルアレイ1 0 に於いては複数のワード線 8 のうちの1 本がハイレベルとなり、これにより選択された9 1 0 個のメモリセルに対してピット線上のデーターが書き込まれる。

以上のように第2図の例では高速にシリアル入力される入力データーを入力される順序に従って対応するデーターレジスター4に一坦格納したのち、選択ワード線上のメモリセルに同時に書き込むととにより高速の書き込み動作を実現している。

発明が解決しようとする問題点

以上の従来の半導体記憶装置に於いては次の様な問題点がある。即ち一つのシリアルデーター(本例では960個のデーター列)は1本のワード線に対応して記憶されているため、一旦記憶には対応するワード線を選択して読み出す必要がある。従って異なるワード線の情報を一つのシリアルデーターとして出力する用途は種々

作 用

上記手段により、セルアレイ相互で異なるロウアドレスが設定可能となり、更に他のセルアレイのロウアドレスデーターを参照しながら他のセルアレイのロウアドレスを決定することが可能となる。

寒 施 例

本発明半導体記憶装置の実施例を第1図を用いて説明する。第1図は本発明半導体記憶装置の実施例の構成図を示す。

第1図に於いて2つのメモリセルアレイ20,30はそれぞれ独立したロウデコーダー21,31を設えている。第1のロウデコーダー21にはペースアドレスレジスター22の出力が接続され、第2のロウデコーダー31にはアドレス演算回路32は加減算回路で構成され、ペースレジスター22に格況されたアドレスデーターに相対アドレスレジスター33に格納されたデーターを加算、あるいはペースレジスター22のアドレス

データーから相対アドレスレジスターの内容を減算した結果を前配第2のロウデコーダーに出力する。尚、このとき演算データーを外部端子から直接、アドレス演算回路32に与えても良い。

前記ペースアドレスレジスター22へのアドレスアドレスレジスター22へのアドレスアーターの書き込みは、外部のアドレス群Aから直接書き込んでも良いがアドレスカウンターのではかけたアドレスカウント出力を書き込みデーターとして用いても良い。以上の構成により、メモリセルアレイ30に与えるロウアドレスを基準にしてメモリセルアレイずらして指定することが可能となる。

データ入力端子 I 化速続的に入力されるデーターはデーター入力パッファ回路 2 4 を介して入力データーレジスター 2 5 に順次格納され、所定のデーター数が入力された後、データー転送制御信号 T を制御してデーター転送ゲート群 2 6 中の転送ゲート全てを O N するととにより、メモリセル

本発明の半導体記憶装置は、分割したセルアレイに設けた独立したロウデコーダにより1つのシリアルデーターを分割して同一時刻に異なるワード線上のメモリセルに書き込むことが可能となる。 又異なるワード線を同一時刻に選択して1つのシリアルデーターに合成して出力することが可能となる。

4、図面の簡単を説明

第1図は本発明半導体記憶装置の一実施例の構成図、第2図は従来の半導体記憶装置の構成図である。

20,30……メモリセルアレイ、21,31
……ロウデコーダー、25……入力データーレジスター、26……転送ゲート群、27……読み出し転送ゲート、28……出力データーレジスター、22……ペースレジスター、23……アドレスカウンター、32……アドレス演算回路、33……相対アドレスレジスター。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

アレイ20,30のそれぞれのロウデコーダーで 選択されたワード線上のメモリセルにデーター転 送される。このとき、メモリセルアレイ20と30 では必要に応じて異なるアドレスワード線が選択 される。


データー読み出しに於いてはロウデコーダー21、31で選択された各ワード線上のメモリセルの記憶データーがピット線対に読み出され、読み出し用データー転送制御信号Rを制御して読み出し転送ゲート群27中の全ての転送ゲートをON するとにより出力データーレジスター28に格納された読み出しデーターは順次出力パッときメモリセルアレイ20と30では必要に応じて異なるワード線が選択される。

以上の実施例説明の中で特に明記しなかったが、 メモリセルアレイ中の記憶セルはスタティック型 でもダイナミック型でもよい。

発明の効果

第1四

20 --- メモリセルアレイ
21 --- ロウデコーダー
22 --- ベースレジスター
23 --- アドレスカウンター
25 --- 入力データレジスター
26 --- 転送サート
27 --- 読みデート
28 --- 出力パッファレイ
30 --- よモリセルアデー
31 -- アドレス
31 -- アドレス
33 --- 相対アドレスレジスター



第 2 図

